17–19 juin 2026
LPSC Grenoble
Fuseau horaire Europe/Paris

Optimisation de l'inference de reseaux de neurone pour FPGA Xilinx-AMD.

18 juin 2026, 16:35
15m
Amphithéâtre (LPSC Grenoble )

Amphithéâtre

LPSC Grenoble

53 avenue des Martyrs 38000 Grenoble

Orateur

M. Guillaume Maraninchi (LP2IB)

Description

Les outils d'inférence liés au langage de haut niveau HLS comme FiNN ou HLS4ML ont des limites dans leur façon d'optimisation des resources. En utilisant directement une description en langage bas niveau comme le VHDL, nous pouvons gagner un facteur 5 sur la quantité de ressources utilisées et un facteur 2 à 3 sur le temps de latence.
Dans cette presentation, nous montrerons un ensemble d'outils sous python permettant de maîtriser l'inférence des modèles d'IA en terme de ressources et de temps de latence. Nous appliquerons cette méthode à un modèle pour les ondes gravitationnelles et pour le traitement du signal de détceteurs capacitifs.

Contribution type Electronics and DAQ

Auteur

M. Guillaume Maraninchi (LP2IB)

Co-auteur

Frederic Druillole (CNRS-LP2IB)

Documents de présentation

Aucun document.