Résumé
L’augmentation de la luminosité dans les détecteurs de physique, sous l’effet du bruit de fond et des phénomènes d'empilement (pile-up), complexifie fortement la tâche des algorithmes de reconnaissance. D'une manière générale, ces détecteurs vont requérir plus d'intelligence pour filtrer efficacement les données. Cette problématique a donné naissances aux architectures triggerless dans lesquelles les données sont analysées par des mélanges complexes d'accélérateurs et de cartes GPUs. Une autre approche consiste à réduire les données au plus près de la source en injectant plus d'intelligence dans la chaîne d'acquisition hardware
On propose dans le projet THINK (Testing Hardware Instantiations of Neural Kernels) d’évaluer l’implémentation de techniques neuronales temps réel dans les étages les plus amonts de la chaîne d’acquisition.
Plusieurs types de hardwares seront évalués : GPUs, FPGAs, chips neuromorphiques, chips MPPA tant sur le plan des performances que de la facilité de mise en œuvre.
Les tout premiers résultats seront présentés.
L'orateur
Ce webinaire sera présenté par Jean-Pierre Cachemiche, IRHC au CPPM. Jean-Pierre était jusqu'à récemment responsable du réseau DAQ de l'IN2P3 et coordinateur technique du projet PCIe40 sur lequel sont basés les systèmes de readout des expériences LHCb et Alice au CERN, Belle II à KEK et M3e à PSI.
Informations de connexion
Les informations de connexion seront fournies par e-mail sur la liste du RI3 la veille du webinaire (soit jeudi 27 octobre).
Comme pour les éditions précédentes, ce webinaire sera disponible dans la chaîne RI3 du webcast.
Cellule évènement du RI3
