BONKHAL Khalid "Conception et test d’une puce électronique pour le domaine de l’imagerie par comptage de photons par pixels hybrides"

lundi 13 nov. 2023, 14:00 → 16:00 Europe/Paris

Amphi (CPPM)

Khalid Bonkhal

Composition du jury :

Eric Kajfasz                  Président du jury     Directeur de Recherche, CPPM

Christophe de la Taille   Rapporteur     Directeur de Recherche, Polytechnique (Paris)

Fabienne Orsini               Rapporteur     Directeur de Recherche, RIKEN SPring-8 Center (Japon)

Jorgen Christiansen       Examinateur     Ingénieur en Electronique, CERN (Suisse)

Marlon Barbero              Directeur de thèse     Directeur de Recherche, CPPM

Mohsine Menouni         Encadrant de la thèse     Ingénieur de Recherche, CPPM

Invité : Johan Simoncini  Ingénieur    PDG de Cegitek 

Pour se connecter : 

Résumé en français :

La plupart des équipements de détection par rayons X destinés aux essais non destructifs industriels et au diagnostic médical sont basés sur la technologie des imageurs à intégrateurs de charge. Depuis quarante ans, de nouveaux détecteurs sont capables de traiter le signal produit par chaque photon détecté de manière individuelle grâce à une électronique adaptée. Cette technologie est utilisée par les imageurs à pixels hybrides développés par le CERN depuis la fin des années 80. 

À l’heure actuelle, la société Cegitek utilise dans ses imageurs la technologie à puces hybrides X-rays PAD (XPAD) développée par le centre de physique des particules de Marseille (CPPM). Néanmoins, les besoins des utilisateurs évoluent et la société a décidé de créer un nouveau prototype de puce basé sur la technologie des pixels hybrides avec la collaboration du CPPM. L'objectif du nouveau circuit de lecture est d'être plus rapide, sans temps mort, avec plusieurs seuils et permet d’avoir deux tailles de pixels différentes par configuration.

Le but de cette thèse est de créer une puce qui respecte les spécifications définies par l'entreprise. Cette thèse couvre plusieurs étapes. Tout d'abord, il sera discuté du processus de détection sans la partie électronique, puis de la raison pour laquelle le process 130 nm a été choisi. Grâce à l’utilisation de ce procédé, j’ai pu créer une matrice composée de 56 colonnes et 56 lignes, dont chaque pixel a une taille de 75 × 75 µm. Au final, en prenant en compte la périphérie, nous avons abouti à une puce électronique d’une une taille de 25 mm².

Dans le cadre de ce travail, outre la conception et la création complète de la puce, le premier prototype de celle-ci a été testée. Malgré quelques phénomènes parasites encore en cours d’étude, ce premier prototype fonctionne globalement correctement et il a été notamment possible de compter les charges créées à l’entrée du circuit de lecture.
 

Abstract en anglais : 
 

Most X-ray detection equipment for industrial non-destructive testing and medical diagnostics is based on charge integrator imaging technology. Over the last forty years, new detectors have been able to process the signal produced by each detected photon individually using adapted electronics. This technology is used by the hybrid pixel imagers developed by CERN since the end of the 1980s. 

Currently, the company Cegitek uses in its imagers the hybrid X-rays PAD (XPAD) technology developed by the particle physics center of Marseille (CPPM). Nevertheless, users' needs are evolving and the company decided to create a new prototype chip based on hybrid pixel technology with the collaboration of the CPPM. The objective of the new reading circuit is to be faster, without dead time, with several thresholds and allows to have two different pixel sizes per configuration.

The goal of this thesis is to create a chip that meets the specifications defined by the company. This thesis covers several steps. First, the detection process without the electronic part will be discussed, and then the reason why the 130 nm process was chosen. Through the use of this process, I was able to create a matrix consisting of 56 columns and 56 rows, where each pixel has a size of 75 × 75 µm. In the end, taking into account the periphery, we ended up with a chip size of 25 mm².

In the framework of this work, in addition to the design and the complete creation of the chip, the first prototype of this one was tested. In spite of some parasitic phenomena still being studied, this first prototype functions globally correctly and it was in particular possible to count charges created at the entry of the readout circuit.

Lien zoom :  

https://univ-amu-fr.zoom.us/j/84391271445?pwd=VWZlcUtUNDVqMEhqcGY0cHh3ZENwUT09