ANF "Nano-électronique"

2 oct. 2022, 16:00 → 7 oct. 2022, 17:30 Europe/Paris

La Vieille Perrotine (Centre CAES d'Oléron)

Attention ! L'ANF aura lieu du 3 au 5 octobre 2022 et sera suivie d'une rencontre de la MI2I (Micro-électronique des 2 Infinis) IN2P3 jusqu'au 7 octobre. Les rencontres de la MI2I sont réservées aux membres de la MI2I.

Objectifs de l'ANF :

A l’issue de la formation qui couvrira les flows analogiques comme les flows numériques, les stagiaires seront capables de :

• Anticiper les évolutions de design inhérentes aux nœuds de process submicroniques profonds,
• Maîtriser les nouvelles méthodologies de conception et en particulier les méthodologies de conception de circuits VLSI mixtes complexes,
• Avoir un aperçu global sur le lien entre la physique fondamentale, les développements instrumentaux et les besoins en développement de circuits intégrés,
• Connaitre les dernières avancées en matière de techniques de transfert de données à très haut débit avec une sensibilisation à l’intérêt de la photonique sur silicium pour les futurs développements,
• Maîtriser les techniques de traitement de signaux analogiques différentiels dans les ASICs,
• Connaitre les techniques de distribution de puissance dans les ASICs,
• Connaitre les subtilités d’intégration des plots d’entrée/sortie et des protections ESD.

 

Programme général de l'ANF :

• Avantages et limites des technologies fines,
• Signaux différentiels,
• Plots d’entrée/sortie et protection ESD,
• Photonique sur Silicium,
• Distribution de puissance,
• Introduction à des outils de CAO Cadence.

 

Public visé par l'ANF :

Le public visé est l'ensemble des acteurs des développements en micro-électroniciens.

 

Programme de la rencontre de la MI2I :

Cette rencontre portera sur le réseau et le travail effectué par les différents WP, puis proposera une intervention de Cadence sur les méthodologies de conception d'ASICs mixtes complexes sur les outils de l'institut.

 

Consignes sanitaires :

Les consignes sanitaires en vigueur à la date de l'évènement seront strictement appliquées sur toute la durée. L'équipe d'organisation prendra toutes les mesures nécessaires pour garantir la sécurité des participants.

Dans ce cadre, le passe vaccinal peut être demandé pour l'école.

Affiche_NANOELEC22.pdf

Fiche_Inscription.docx

Fiche_Inscription.pdf

dimanche 2 octobre

17:00 → 20:30 Arrivée des participants

20:30 → 21:30 Dîner

lundi 3 octobre

08:30 → 09:00 Intro/objectif de l’école et presentation des stagiaires

Orateurs: Christine GASQ, Damien PRÊLE, Mohsine MENOUNI

09:00 → 10:00 Contexte et prospectives scientifiques

Orateur: Arnaud Lucotte (IN2P3)

10:00 → 10:25 Presentation "flash" des posters

• MOREL Frédéric : RISC-V processor evaluation with Cadence Protium platform

Orateur: Frédéric MOREL (IPHC)

10:25 → 11:00 Café

11:00 → 12:30 Design of analog front-end and IP blocks in 28nm

Avantages et des limites des technos fines en passant par des technos plus grosses

Orateur: gianluca TRAVERSI (Université de Bergame)

12:30 → 13:30 Déjeuner

16:00 → 17:30 Analog design in deep submicron technologies: Is it that bad?

Even though deep-submicron technologies have been around since a couple of decades now, research groups have preferred to keep working with more mature technologies due to various reasons: performance, reliability, price, internal IP availability, etc. Unfortunately, the market pushes foundries to shut older nodes manufacturing down, forcing research groups to switch to newer nodes. Such change may look intimidating due to the huge differences in performance: supply voltages approach sub-1 V, transistors tend to behave differently, design tools may have changed, layout design turn even more demanding, etc. In this presentation, we first review the main differences in transistors performance in deep-submicron technologies. Then, we take a look at the different design strategies that have been proposed for novel technology nodes, both for transistor sizing and circuit design for lower supply voltages. Layout characteristics and design in deep-submicron technologies have also suffered several changes that are sometimes underrepresented in the literature. For this reason, we will also review the considerations to take into account while layouting our circuits in such novel technologies.

Orateur: Dr Josep Maria Sánchez Chiva (OMEGA)

17:30 → 18:15 Retour d’expérience : Simulation d’IR drop dans les ASICs avec Voltus

Orateurs: Alexandre Soulier, Benedetta Nodari, Frédéric MOREL (IPHC)

19:15 → 20:00 Apéritif de bienvenue

20:00 → 21:30 Dîner

mardi 4 octobre

08:30 → 10:00 Photonique sur silicium (1)

Orateur: Laurent VIVIEN (C2N)

10:00 → 10:30 Café

10:30 → 12:00 Photonique sur silicium (2)

Orateur: Laurent VIVIEN (C2N)

12:00 → 13:00 Déjeuner

16:00 → 16:30 Presentation "flash" des posters

1 à 2 slides par personne. < 5min par personne
- BERTOLONE Grégory : Fast prototyping of Front End ASICS and validation of associated DAQ with a Cadence Protium platform
- CHEN Si : ASIC WFEE dédié à l'instrument X-IFU en technologie ST 130nm SiGe BiCMOS
- NODARI Benedetta : CIC

Orateurs: Benedetta Nodari, M. Gregory Bertolone (IPHC/IN2P3/CNRS)

16:30 → 18:00 Architectures différentielles

Le traitement de signaux analogiques différentiels pour le découplage des signaux sensibles au mode commun permet de fortement réduire la susceptibilité des chaînes de détection aux perturbations électromagnétiques (une source de bruit qui souvent n’apparaît qu’a l’utilisation – difficile à prédire/simuler). Les signaux différentiels présentent également d’autres intérêts comme la division par deux de la dynamique nécessaire (très utile pour les technologies fines = faible tension) et la facilité d’interface en couplage continue. Les bus haut débit de données exploitent également des signaux différentiels pour des raisons similaires. L’école se propose de revenir sur les notions de mode commun et mode différentiel et d’explorer le champ d’application des signaux différentielles dans le cadre de fonctions ASIC. La présentation de fonctions différentielles et les méthodes de design associées, ainsi que des aspects de compatibilité électromagnétique seront apportées aux participants.

Orateur: Dr Damien PRELE (APC)

20:00 → 21:30 Dîner

mercredi 5 octobre

08:30 → 10:00 Distribution de puissance (1)

partie ASIC

Orateur: Prof. Michael Karagounis (Dortmund University of Applied Sciences and Arts)

10:00 → 10:30 Café

10:30 → 12:00 Distribution de puissance (2)

Partie Systeme

Orateur: Prof. Michael Karagounis (Dortmund University of Applied Sciences and Arts)

12:00 → 13:00 Déjeuner

16:00 → 17:30 Plots d’entrée/sortie, et protection ESD

Orateur: Alicja Michalowska-Forsyth (Graz University of Technology)

17:30 → 18:00 ESD contest

Orateur: Alicja Michalowska-Forsyth (Graz University of Technology)

18:00 → 18:30 Bilan ANF

Orateur: Cristine GASQ

20:00 → 21:30 Dîner

jeudi 6 octobre

08:30 → 10:00 Etat des lieux des activités MI2I

Orateurs: Philippe VALLERAND (Laboratoire de physique des 2 infinis Irène Joliot-Curie-IJCLab), Samuel Manen (LPC Clermont-Ferrand)

10:00 → 10:30 Café

10:30 → 12:00 Table ronde MI2I/WP

Orateurs: Philippe VALLERAND (Laboratoire de physique des 2 infinis Irène Joliot-Curie-IJCLab), Samuel Manen (LPC Clermont-Ferrand), tous

12:00 → 13:00 Déjeuner

16:00 → 18:00 Méthodologies de conception d’ASICs mixtes complexes (1)

Orateur: Bertrand Genneret (cadence design systems)

20:00 → 21:30 Dîner

vendredi 7 octobre

08:00 → 09:30 Méthodologies de conception d’ASICs mixtes complexes (2)

Orateur: Bertrand Genneret (Cadence)

09:30 → 10:00 Café

10:00 → 11:30 Méthodologies de conception d’ASICs mixtes complexes (3)

Orateur: Bertrand Genneret (cadence design systems)

Bertrand GENNERET - Part 3.mp4

part3.pdf

part3.pptx

11:30 → 12:00 Debrief

Orateurs: Christine GASQ (LPC), Dr Damien PRELE (APC), Mohsine Menouni (CPPM/IN2P3/Aix-Marseille Université)

12:00 → 13:00 Déjeuner