S'authentifier

Projet R&T PCIe400

→ Europe/Paris
Description

Lien Zoom

    • 14:00 → 14:30
      Simulations thermiques 30m
      Orateur: Jean-Marc NAPPA (LAPP/CNRS)
      PCIE400_fpga_heat-sink v6.pdf
    • 14:30 → 14:45
      Discussion modèle PLL : Si5395 15m
      Orateur: Frederic Druillole (CNRS-LP2IB)
Fonctionne avec Indico v3.3.6