



# Projet DAQGEN

## Présentation

J.P. Cachemiche  
Centre de Physique des Particules de Marseille

# Le projet DAQGEN

## Plan

- **Motivation**
- **Développements similaires**
- **Points clés du développement**
- **Continuité par rapport aux actions réseau DAQ**
- **Architecture du système**
- **Développements requis**
- **R&D spécifique**
- **Organisation du développement**
- **Status**
- **Ouverture vers autres réseaux**
- **Élargissement**
- **Accessibilité des résultats**

# Motivations

**Fédérer le savoir faire xTCA du réseau DAQ dans un objet concret**

**Permettre aux nouveaux groupes souhaitant développer dans ce standard d'accélérer la prise en main**

- Hardware, firmware, software librement accessible

**Servir de plate-forme de développement rapide**


**Servir de plate-forme de référence pour les solutions communes déjà choisies par le réseau**

**Ouverture vers les autres réseaux**

# Développements similaires

## Carte GLIB du CERN


- 2 connecteurs FMC
- 4 E/S SFP+ natives
- 2\*2 Mbytes DRAM
- FPGA Virtex 6 (XC6VLX130T) de Xilinx 128 kLE
- Coût approximatif : 3000 €



# Développements similaires

## Carte FC7 du CERN

- 2 connecteurs FMC
- 4 Gbytes DDR3
- FPGA Kintex 7 (XC7K480T) de Xilinx 478 kLE
- Coût approximatif : 6000 €



# Points clés du développement

## Par rapport aux solutions décrites précédemment :

- Système d'acquisition complet
- Universalité : Intel/Xilinx
  - Pas d'exclusion d'une partie de la communauté
- Compatible xTCA for Physics

## Points clés

- Flexibilité
  - Utilisation de cartes filles du commerce pour customizer
- Modularité
  - Possibilité de construire un DAQ de complexité moyenne par ajustement du nombre de cartes
- Doit adresser tous les points de la chaîne d'acquisition,
  - Interface front-end
  - Distribution temporelle
  - Concentration et acquisition jusqu'au PC
  - Slow control

- Bas coût

# Continuité par rapport aux actions du réseau DAQ


## Travail d'élagage du standard xTCA opéré par le réseau DAQ afin d'augmenter l'interopérabilité des développements

- Solution commune hardware et firmware pour la surveillance en temps réel de l'état du système : IPMI
- Slow control commun : IPbus
- Mode de concentration des données commun : PCIe
- Mode de distribution temporel commun : WR
- Décision de réaliser une carte AMC commune

## DAQGEN

- Système commun intégrant l'ensemble de ces concepts

# Architecture du système









# Développements requis

## Cartes à développer

- Cartes d'acquisition
- Carte interface 40 ou 100 GbE
  - En carte fille de la carte MCH
- Carte hub White Rabbit

## Format

- Compatible MTCA.4



# R&D spécifique

## Distribution temporelle

- Distribution temporelle basée sur White Rabbit
  - Facilement superposable sur IPbus, même si pas d'implémentation connue
  - Solutions :
    - ~~Carte hub WR sur slot MGH distribuant directement les clocks~~
    - ~~Carte hub WR sur slot MGH et propageant WR jusqu'aux cartes AMG~~
    - ~~WR inclus sur carte MGH du commerce~~
    - Hub WR externe
- Solution actuelle

## Précision temporelle

- Objectif initial : 50 ps
- Savoir faire Nebula permet d'envisager < 1 ps

# Organisation du développement

## Responsabilités

Tâche	Laboratoire	Contact
Spécification du système	CPPM	Jean-Pierre Cachemiche
Maîtrise d'oeuvre	LAL	Daniel Charlet
Conception carte AMC Intel	LAL	Daniel Charlet
Conception carte AMC Xilinx	LPSC	Olivier Bourrion
Conception carte 10 GbE	LPC Caen	David Etasse
Conception hub WR	LPSC	Olivier Bourrion
Intégration et tests	LAL	Daniel Charlet
Software IPMI	LPSC	Olivier Bourrion
Software Slow Control PCIe	CPPM	Pierre-Yves Duval
Software Slow Control I2C	LPSC	Damien Tourrès

- Routage des cartes fait par le laboratoire qui en est responsable

**Utilisation de Gitlab pour specs, dessins, nomenclatures, logiciels, etc ...**

**Utilisation des bibliothèques communes de l'IN2P3**

# Status

## Cartes d'acquisition

- IDROGEN (Intel Data Read Out for DAQGen)
  - Design en cours
- OXIGEN (read Out Xilinx for DAQGen)
  - Démarrage prévu fin 2018

## Carte de communication PC

- MESSAGEN (Messaging Mezzanine for DAQGen)
  - Développement arrêté
  - NAT serait sur le point de sortir une carte Ethernet 40 ou 100 Gb/s
- Solution de remplacement : achat d'une carte de traitement Kalray développée par LPC Caen

# Ouverture vers autres réseaux

## Contacts préliminaires établis avant la rédaction de la proposition

- Réseau informatique
- Réseau Contrôle/Commande

## Architecture déjà élargie pour prendre en compte les besoins du réseau informatique

- Ajout d'un interfaçage via 40 ou 100 GbE

# Elargissement du projet

## Participation du CENBG

- Firmwares d'acquisition (Voir présentation de Frédéric Druillolle)

## Participation du CSNSM

- ENX : surcouche d'IPbus
- DECOD : ensemble de softwares d'acquisition de haut niveau

## Participation de l'IPHC

- Bibliothèque de composants réutilisables

## Participation de l'IPNL


- En discussion
- Fourniture de logiciels/algorithmes d'acquisition

# Projet open source

## Documentations accessible sous Atrium

- Open source pour les labos IN2P3
  - Schémas
  - Firmwares
  - Softwares
- Tous les composants basés sur bibliothèque IN2P3

- Documentations :  
[https://atrium.in2p3.fr/nuxeo/nxdoc/default/4d9f15bc-7179-4d29-b11d-bea00d01bb65/view\\_documents](https://atrium.in2p3.fr/nuxeo/nxdoc/default/4d9f15bc-7179-4d29-b11d-bea00d01bb65/view_documents)
- Git :  
<https://gitlab.in2p3.fr/DAQGEN>



# Conclusion

## Objectifs du projet:

- Fournir un écosystème d'acquisition opérationnel
- Développer les éléments non trouvables dans le commerce
  - Arrêt du développement Messagen
    - Reconcentration des efforts sur le firmware et le software
    - R&D sur concept Kalray

## Carte Oxigen disponible début 2019

## Plusieurs projets pourraient utiliser la carte sous sa forme actuelle ou modifiée

- Imagerie médicale
- Nebula II
- Temporal