Séminaires, soutenances

Soutenance de thèse: Conception d’un ADC de résolution 8 bits basse consommation et 2 GHz de fréquence d’échantillonnage en technologie CMOS 180 nm

Name: Soutenance de thèse: Conception d’un ADC de résolution 8 bits basse consommation et 2 GHz de fréquence d’échantillonnage en technologie CMOS 180 nm
Start: 2017-12-20T14:30:00+01:00
End: 2017-12-20T16:30:00+01:00
Location: Amphi Recherche

par Gabriel PUECH (LPC-Clermont)

mercredi 20 déc. 2017, 14:30 → 16:30 Europe/Paris

Amphi Recherche

Dept de Physique