Choisissez le fuseau horaire
Le fuseau horaire de votre profil:
Description
Les ordinateurs sont omniprésents (par exemple, les smartphones, les PC, les centres de données, le cloud et d’autres appareils « intelligents ») et sont devenus un composant essentiel pour la société : les systèmes de santé, transport, bancaires et communication utilisent tous des ordinateurs. Leur cerveau est le processeur (ou CPU), un composant matériel programmable qui permet l’exécution des logiciels (c’est-à-dire les applications concrètes). Le jeu d’instructions (ISA) est une partie essentielle des processeurs. Elle constitue le vocabulaire que les logiciels utilisent pour indiquer les commandes (ou instructions) à exécuter par le processeur. Elle représente l’interface de programmation entre le matériel et le logiciel.
De nombreux appareils informatiques modernes utilisent des ISA propriétaires, tels que ARM (la plupart des smartphones) et x86 (la plupart des PC et serveurs). Cependant, RISC-V, une ISA libre et ouverte créée vers 2011 par Berkeley, bouscule les habitudes. Son ouverture favorise la concurrence et l’innovation, car elle permet aux acteurs académiques et industriels de l’implémenter sans avoir à payer de licences coûteuses. Cela est crucial dans cette « nouvelle ère dorée pour l’architecture informatique », comme l’ont déclaré les lauréats du prix Turing 2017 (John Hennessy et David Patterson), où il faut trouver de nouvelles approches pour continuer à améliorer les performances et, surtout, l’efficacité énergétique.
Ce webinaire présentera l’ISA RISC-V et expliquera comment elle aide à relever les défis liés aux performances et à l’efficacité énergétique. Nous donnerons également une brève introduction à certains processeurs RISC-V open-source populaires et à leur microarchitecture, puis nous présenterons les accélérateurs spécifiques à RISC-V et leur implémentation ASIC.
De nombreux appareils informatiques modernes utilisent des ISA propriétaires, tels que ARM (la plupart des smartphones) et x86 (la plupart des PC et serveurs). Cependant, RISC-V, une ISA libre et ouverte créée vers 2011 par Berkeley, bouscule les habitudes. Son ouverture favorise la concurrence et l’innovation, car elle permet aux acteurs académiques et industriels de l’implémenter sans avoir à payer de licences coûteuses. Cela est crucial dans cette « nouvelle ère dorée pour l’architecture informatique », comme l’ont déclaré les lauréats du prix Turing 2017 (John Hennessy et David Patterson), où il faut trouver de nouvelles approches pour continuer à améliorer les performances et, surtout, l’efficacité énergétique.
Ce webinaire présentera l’ISA RISC-V et expliquera comment elle aide à relever les défis liés aux performances et à l’efficacité énergétique. Nous donnerons également une brève introduction à certains processeurs RISC-V open-source populaires et à leur microarchitecture, puis nous présenterons les accélérateurs spécifiques à RISC-V et leur implémentation ASIC.
English version
Computers are everywhere (e.g., smartphones. PCs, datacenters, cloud, and other “smart” devices) and have become a critical component for society: health, transportation, banks and communication systems all use computers. Their brain is the processor (or CPU), which is a programmable hardware component that enables the execution of the software (i.e., the actual applications). The instruction set architecture (ISA) is an essential part of processors. It is the vocabulary that the software uses to indicate the commands (or instructions) to be executed by the processor. It is the programming interface between the hardware and the software. Many of our modern computing devices implement proprietary ISAs such as ARM (most smartphones) and x86 (most PCs and servers). However, RISC-V, a free and open ISA created around 2011 by Berkeley, is stirring up things. Its openness enables competition and innovation as it allows both academic and industrial players to implement it without having to pay expensive licenses. This is key in this “new golden age for computer architecture” as declared by the 2017 Turing Award recipients (John Hennessy and David Patterson), where we need to find new approaches to continue improving performance and most importantly energy-efficiency.
This webinar will introduce the RISC-V ISA and how it helps address the performance and energy-efficiency challenges. We will also give a brief introduction to some popular open-source RISC-V processors and their microarchitecture, and finally show RISC-V domain-specific accelerators and their ASIC implementation.
Computers are everywhere (e.g., smartphones. PCs, datacenters, cloud, and other “smart” devices) and have become a critical component for society: health, transportation, banks and communication systems all use computers. Their brain is the processor (or CPU), which is a programmable hardware component that enables the execution of the software (i.e., the actual applications). The instruction set architecture (ISA) is an essential part of processors. It is the vocabulary that the software uses to indicate the commands (or instructions) to be executed by the processor. It is the programming interface between the hardware and the software. Many of our modern computing devices implement proprietary ISAs such as ARM (most smartphones) and x86 (most PCs and servers). However, RISC-V, a free and open ISA created around 2011 by Berkeley, is stirring up things. Its openness enables competition and innovation as it allows both academic and industrial players to implement it without having to pay expensive licenses. This is key in this “new golden age for computer architecture” as declared by the 2017 Turing Award recipients (John Hennessy and David Patterson), where we need to find new approaches to continue improving performance and most importantly energy-efficiency.
This webinar will introduce the RISC-V ISA and how it helps address the performance and energy-efficiency challenges. We will also give a brief introduction to some popular open-source RISC-V processors and their microarchitecture, and finally show RISC-V domain-specific accelerators and their ASIC implementation.
Pour participer à la visioconférence, cliquez sur ce lien : https://visio.numerique.gouv.fr/anc-xzjd-nur
Pour participer par téléphone, composez le +33 9 79 94 06 78 et saisissez ce code : 329 432 9419#
Le webinaire sera enregistré pour permettre à ceux qui sont indisponibles, à cette date, de voir cette présentation. L'enregistrement obtenu ne sera disponible qu'aux membres de la MI2I.