




LAr Upgrade Démonstrateur et l'implémentation d'IPbus



Sommaire

1. ATLAS et L'Argon liquide
2. Structure et éléments du système
3. IPbus
4. TDAQ
5. Intégration et tests du système
6. Structure mise en place

1. Détecteur ATLAS




1. Calorimètre a argon liquide

Evolution de l'électronique de lecture du calorimètre a Argon Liquide (LAr) pour la montée en énergie du LHC.


Nouvelle chaine d'acquisition crée, avec de nouvelles cartes de lecture de données.

Signaux avec une meilleure granularité spatiale numérisés et traités par un nouveau front-end et back-end.

Installation du système complet en 2018-2019.



2. Structure et éléments du système




2. LTDB (LAr Trigger Digitizer Board)

Prototype développé pour démontrer les fonctionnalités de l'upgrade de l'électronique de trigger du Calorimètre.

Le LTDB doit :

- recevoir des signaux analogiques de fine granularité
- construire des sommes analogiques comme entrée pour le système actuel de trigger
- numériser les signaux analogiques
- sérialiser les données et les envoyer à l'aide des liens optiques très haut débit

Les données sont transmises sur une liaison optique multi-fibres à une vitesse de 4,8 Gbps par fibre.



2. Carte ABBA


Le LAr Digital Processing Board (LDPB) pré-prototype implémente la réception des données et leur traitement.

Carte au format ATCA avec trois FPGA Stratix-IV d'ALTERA (2 front et 1 back-FPGA).

Protocole personnalisé pour l'interface avec le front-end.

Connexion Ethernet 10 Gbps avec le PC de contrôle (IPbus).

Prochaine génération de prototypes avec des FPGA Arria-10 d'ALTERA montés sur des AMC (Advanced Mezzanine Cards).





2. Carte ABBA

Fronts FPGA :

2 FPGA utilisés pour lire les données du LTDB, les assembler au format ATLAS RAW event et gérer les trames IPbus.




Jusqu'à 48 liens optiques a 4,8 Gbps avec le LTDB



Connecté au TTC (Timing, Trigger and Control) par fibre optique.
Permet de générer le BCID (Bunch Crossing Identifier) et recevoir le trigger L1A.



Connexion au switch 10GbE par le backplane.
Switch connecté au pc par 2 fibres optiques a 10GbE.



Back FPGA :

Route les requetes du pc au bon FPGA.
Gère l'ICPM (Internet Control Message Protocol) pour le Ping et l'ARP et les couches Ethernet IP UDP.



2. PC

Utilisé pour contrôler et configurer les cartes ABBA en utilisant TDAQ (Trigger and Data Acquisition System) et le systeme online de Lar.

Différents programmes indépendants ont été développés pour tester les différents éléments.


La connexion avec la carte ABBA se fait à 10 GbE en utilisant IPbus.

Données récupérés depuis la carte ABBA de manière asynchrone (trames ROD).

Des full events sont ensuite construits et envoyés a l'Event Builder pour la reconstruction des données.



2. Structure et éléments du système



- Banc de test avec un switch 10GbE et une carte ABBA dans un châssis ATCA, PC avec 2 ports 10GbE.
- 2 fibres optiques entre le PC et le switch.
- Connexion 10GbE entre le Switch et la carte ABBA par le fond de panier ATCA.
- Connexion 1GbE entre le PC et l'Event Builder.
- Fibres optiques entre la carte ABBA et le LTDB

3. IPbus



- Utilisation d'uHal issu du projet CACTUS, un projet de CMS
- uHal : user-facing Hardware Access Library
- Fournis des bibliothèques C++ pour l'accès au hardware avec le protocole Ipbus
- Utilisation d'IpBus version 2.0
- Utilisation possible de TCP ou UDP, mais uniquement l'UDP est utilisé pour ABBA
- Facile à implémenter et peu consommateur en ressources dans les FPGA, fiable avec la version 2.0 d'IPbus

4. TDAQ


TDAQ (Trigger and Data Acquisition System)

La configuration et l'acquisition des données de la carte ABBA est faite au travers d'un segment de TDAQ utilisé pour configurer, contrôler, monitorer et lire les données.

The screenshot displays the ATLAS TDAQ SOFTWARE interface for Partition EMF_LTDB. The main window is titled "ATLAS TDAQ SOFTWARE - Partition EMF_LTDB" and contains several panels:

- Run Control State:** Shows "CONNECTED" and buttons for SHUTDOWN, BOOT, TERMINATE, INITIALIZE, UNCONFIG, CONFIG, STOP, START, HOLD TRG, and RESUME TRG.
- Beam Stable:** Includes a "Beam Stable" indicator and buttons for Warm Start and Warm Stop.
- Run Information & Settings:** Contains fields for Max Events (0), Run Type (LARCalibL1Calo), Beam Type (No Beam), Beam Energy (GeV) (0), Tier0 Project Name (data_test), File Name Tag (LTDB), and Recording options (Enabl... / Disa...).
- Hardware Tree:** A hierarchical view of the system components, including EMF_LTDB, LARG, PARAMS_GLOBAL, ROD_Crate_EMF1, HFEC_EMF1, ADC_Crate, TTC_EMF_Crate, ABBA_Crate, ABBA, and PARAMS_ABBA.
- CONFIG Panel:** Displays configuration for "AbbaCon..." with parameters such as nbSample (d 10), various latencies (e.g., I1aLatency0to3 x 64646464), Status Delay (d 3), and STATUS statusOf... (GXBL3_R3_R2... d LOCKED, GXBR1_R0_L0... d LOCKED, LTDB_decodin... d NON-LOCKED).
- AbbaStat...:** Shows detectorEvent... (x abba00), addrTableFile (s aAddrTable.xml), uri (s 168.192.10.3:2), control (x 0), and status (x 0).
- Log Window:** Located at the bottom, it shows subscription criteria (WARNING, ERROR, FATAL, INFORMATION, Expression) and a table with columns for TIME, SEVERITY, APPLICATION, NAME, and MESSAGE.

4. TDAQ



5. Systèmes de test

Configurations de test :

LAPP :


- TDAQ + ABBA dummy
- Châssis ATCA, ABBA + PC (ATCA) + Switch

EMF (salle test CERN) :

- Banc de test autonome hors détecteur

USA15 :

- Banc de test sur le détecteur avec le système existant



5. Test Unitaires carte ABBA

Front-end :

- Réseau / connexion
- Réponse aux trames ethernet (inversion adresse mac)
- Lecture / écriture des différents registres
- Lecture des données (fifo)

Back-end :

- Test de la réponse au Ping
- Test de la réponse / requête ARP
- Envoi de trames Ethernet / IP / UDP
- Fiabilité
- Connection concurrentes

5. Tests du système

Front-end + Back-end (avec uHal) :

- Envoi de requêtes IPbus aux différents FPGA
- Lecture/écriture des registres
- Lecture des données
- Lectures parallèles des FPGA
- Tests de fiabilité

Tests avec TDAQ :

- Import des modules ABBA pour TDAQ
- Modification des partitions existantes pour intégrer ABBA
- Tests du fonctionnement nominal (configuration + lecture des données)
- Tests de fiabilité et stabilité

6. Éléments livrés a la collaboration

Programmes individuels :

- Reset
- Status des links
- Test des registres
- Readout (performance + debug)

- Outil de conversion du format des évènements

Partitions :

- EMF_LTDB
- USA15_ABBA


Données :

- Exemple de prise de données sur le détecteur format brut + formatée (15 000 évènements)

Merci de votre attention.

Questions?

Trames données



IpBus 2.0 packet

- Based on 32 bit words
- 1500 bit maximum size (packet or reply)
- Header in every IpBus packet for reliability

	31	24	23	16	15	8	7	0	
	Protocol version	Rsvd.	Packet ID (16 bits)				Byte-order qualifier	Packet Type	
Word 0	0x2	0	0x0 – 0xffff				0xf	0x0 – 0x2	

- 3 packet types :

Packet Type value	Direction	Meaning
0x0	<i>Both</i>	Control packet (i.e. contains IPbus transactions)
0x1	<i>Both</i>	Status packet
0x2	<i>Request</i>	Re-send request packet
0x3 – 0xf	<i>n/a</i>	<i>Rsvd.</i>

IpBus 2.0 packet

- Can have multiple IpBus packet in one Udp packet if it stay under maximum size
- Example : Read transaction

Sent : 200000F0 2000010F 00000001

	31	24	23	16	15	8	7	0	
Word 0	Version = 2		Transaction ID			Words = READ_SIZE		Type ID = 0	InfoCode = 0xf
Word 1	BASE_ADDRESS								

Reply : 200000F0 20000100 11111111

	31	24	23	16	15	8	7	0	
Word 0	Version = 2		Transaction ID			Words = READ_SIZE		Type ID = 0	InfoCode = 0
Word 1	Data read from BASE_ADDRESS								