



openFPGALoader

1^{er} juin 2026

Nicolas Letendre - nicolas.letendre@lapp.in2p3.fr

openFPGALoader:

<https://github.com/trabucayre/openFPGALoader/tree/master>

- Outil libre et open source, initié par Gwenhael Goavec-Merou
- Dédié à la programmation des FPGAs → SRAM et Flash
- Multiplateforme: → Linux, MacOS, Windows
- Compatible avec les principales marques de FPGA
- Compatible avec de nombreux câbles de programmation
- En ligne de commande → scriptable, utilisation CI

<https://trabucayre.github.io/openFPGALoader/compatibility/fpga.html>

Anlogic 

Max II, 10
Cyclone II, III, IV (CE, GX), V (E, SE, GX), 10 LP
Agilex 3, 5

Cologne Chip  *outil officiel*

Efinix 

Certus NX, Pro-NX
CrossLink-NX
ECP3, 5
iCE40
Mach XO2, XO3D, XO3LF

Gowin 

Altera

Lattice

AMD / Xilinx

Artix 7, UltraScale+
Kintex 7, UltraScale+
Virtex 6, 7, UltraScale
Spartan 3, 6, 7, UltraScale+
CoolRunner II
XCF
Zynq 7000, MPSoC

altera™

LATTICE
SEMICONDUCTOR
The Low Power Programmable Leader


AMD

<https://trabucayre.github.io/openFPGALoader/compatibility/cable.html>

Actuellement 54 interfaces compatibles, notamment:

- USB Blaster (Altera)
- Xilinx Platform Cable USB
- Bitbang GPIO
- DirtyJTAG (STM32)
- Câbles basés sur chip FTDI
- J-link
- ...





Carte d'acquisition basée sur:


- Max10 + 3 FPGA
- CM5 (Raspberry Pi 5) sous linux

→ Mise à jour firmware à distance ?

- SPI via CM5 pour FPGA
- In System Programming (ISP)
- JTAG obligatoire pour Max10**

Utile aussi pour les tests de production

Cas d'utilisation: Max10



Chargement du bitstream en SRAM depuis un fichier .SVF (*Serial Vector Format*) (pas .SOF (*SRAM Object File*))

→ conversion .SOF vers .SVF nécessaire


```
cd C:\cao\altera\altera_standard\25.1std\quartus\bin64\  
  
.\quartus_cpf -c --option=bitstream_compression=off -q 10.0MHz -n p -g 3.3  
<path>\firmware.sof <path>\firmware.svf
```

Interface CM5 / JTAG en Bitbang GPIO: les IO du Compute Module sont directement reliées au bus JTAG

→ utilisation de la librairie «libgpiod»

Détection chaine JTAG

```
./openFPGAloader -c libgpiod --pins 11:25:10:9 -detect  
index 0:  
  idcode 0x31030dd  
  manufacturer altera family MAX 10  
  model 10M16D  
  i.r.length 10
```



The diagram shows four red arrows pointing from labels TDI, TDO, TCK, and TMS to the corresponding pin numbers in the command line: 11, 25, 10, and 9. The text 'CM IO number' is written below the pin numbers.

Programmation MAX10 (SRAM)

Bitbang

```
./openFPGALoader -c libgpiod --pins 11:25:10:9 <path>/firmware.svf  
end of SVF file
```

Vitesse de programmation: 27 sec, ≈500 kb/s. Limité par le pilotage des IOs du CM

USB-blaster

```
./openFPGALoader -c usb-blaster <path>/firmware.svf  
end of SVF file
```

Vitesse de programmation: 3 sec

Programmation MAX10 (Flash)

→ utilisation du fichier .POF

```
./openFPGAloader -c libgpiod --pins 11:25:10:9 <path>/firmware.pof
bitstream header infos
design_name: Untitled
maybeCRC: 29307
part_name: 10M16DCF256
tool: Quartus Prime Programmer Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition
usercode: 1947351
Flag section offset len end
6d CFM0: 0002f000 002f0000 0008cfff
62 ICB: 00000000 00008000 00000fff
74 UFM: 00001000 00040000 00008fff
BSM: 01
DSM Verify: OK
Write UFM1 Write Flash: [=====] 100.00%
Write UFM0 Write Flash: [=====] 100.00%
Write CFM2 Write Flash: [=====] 100.00%
Write CFM1 Write Flash: [=====] 100.00%
Write CFM0 Write Flash: [=====] 100.00%
BSM: 01 DSM Verify: OK BSM: 01 DSM Verify: OK BSM: 01 DSM Verify: OK
```

Possibilité de programmer individuellement les parties de Flash (UFMx, CFMx)

→ pas testé

Max10 non reconnu

```
openFPGALoader -c libgpiod --pins 11:25:10:9 -detect
JTAG init failed with:
Unknown device with IDCODE: 0x031030dd
manufacturer: 0x06e (altera), part: 0x18 vers: 0x0
```

→ Max10 utilisé 10M16D n'est pas reconnu (mais le 10M16S oui!)

- Seul les **FPGAs testés** sont intégrés dans openFPGALoader
- Recompilation d'openFPGALoader avec ajout du 10M16D
- Relativement simple, quelques lignes à ajouter dans *part.hpp* (affectation de l'IDCODE) et *altera.cpp* (description de la structure de la flash)
- Mainteneur très réactif, intégration dans la prochaine version d'openFPGALoader

Le Max10 ne démarre plus après programmation avec un .SVF

→ Le Max10 contient des « Initialization Configuration Bits » (ICB) qui modifient le comportement du Max10 au démarrage (IO tristate, Flash sector selection...)

- Comportement décrit, mais contenu du registre inconnu...
- A la génération du .SVF, Quartus (Altera) ajoute une partie qui modifie l'ICB
- Supprimer cette partie résous le problème

Fichier .SVF

```
!  
!Max 10 DSM Clear  
!  
SIR 10 TDI (203);  
RUNTEST 53 TCK;  
SDR 23 TDI (000000);  
SIR 10 TDI (3F2);  
RUNTEST 3500003 TCK;...  
...  
...  
SIR 10 TDI (307);  
RUNTEST 53 TCK;  
SDR 1 TDI (0) TDO (1) MASK (1);  
!  
!Max 10 Disable ISP  
!
```

supprimer

Cas d'utilisation: Cyclone V – 5 FPGAs dans la chaîne JTAG

Detection:

```
./openFPGALoader -c libgpiod --pins 11:25:10:9 -detect
```

```
index 0:
```

```
  idcode 0x2d120dd  
  manufacturer altera family cyclone V Soc  
  model 5CSEA5/5CST5/5CSX5  
  irlength 10
```

```
index 1:
```

```
  idcode 0x2b120dd  
  manufacturer altera family cyclone V  
  model 5CGX4  
  irlength 10
```

```
index 2:
```

```
  idcode 0x2b120dd  
  manufacturer altera family cyclone V  
  model 5CGX*4  
  irlength 10
```

```
index 3:
```

```
  idcode 0x2b120dd  
  manufacturer altera family cyclone V  
  model 5CGX*4  
  irlength 10
```

```
index 4:
```

```
  idcode 0x2b120dd  
  manufacturer altera family cyclone V  
  model 5CGX*4  
  irlength 10
```

Cas d'utilisation: Cyclone V – 5 FPGAs dans la chaine JTAG

Programmation Cyclone V (SRAM)

Fichier de bitstream en .SVC ou .RBF (Raw Binary File), peut être directement généré par Quartus

```
./openFPGAloader -c usb-blaster --index-chain 1 .<path>/firmware.rbf  
Flash SRAM: [=====] 100.00%  
Done
```

Programmation Cyclone V – Flash de configuration SPI (pas testé)

Fichier de bitstream pour la Flash en .RPD (Raw Binary File)

→ Outil de conversion graphique de Quartus ou ligne de commande


```
quartus_cpf -c firmware.pof firmware.rpd
```

Avant de charger le bitstream de la Flash, openFPGAloader doit charger un firmware qui permet d'accéder à la Flash

→ Firmware généré par openFPGAloader (voir spiOverJtag)

→ Procédure indiquée ici: <https://github.com/trabucayre/openFPGAloader/tree/master/spiOverJtag>

(script qui lance entre autre Quartus pour la génération du firmware)



Conclusion

- Fonctionne très bien pour notre application (programmation du Max10)
- Utile pour des tests d'intégrations avec des designs composés de FPGA multimarques
- Mainteneur très réactif
- Mettre les mains dans le cambouis pour intégrer les FPGAs non testés et partager à la communauté
→ travail relativement rapide
- Version web (projet https://github.com/trabucayre/openFPGALoader_webUSB)

Entretien avec Gwenhaël
Goavec-Merou, développeur et
créateur d'**OpenFPGALoader** p.04

