BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//CERN//INDICO//EN
BEGIN:VEVENT
SUMMARY:Action Nationale de Formation " Acquisition de données intelligen
 tes " (DAQintelligent)
DTSTART:20241124T080000Z
DTEND:20241129T112000Z
DTSTAMP:20260421T075400Z
UID:indico-event-32940@indico.in2p3.fr
CONTACT:formation@in2p3.fr
DESCRIPTION:Speakers: Daniel Charlet (IJCLAB)\n\nInscription INDICO obliga
 toire\nImportant ! La formation doit être suivie dans sa totalité.\nLa c
 haîne instrumentale de la très grande majorité des expériences comport
 e des ASIC au plus près des détecteurs. Ils ont pour fonction de mettre 
 en forme\, de dérandomiser le flux de données et de numériser le signal
 . Le flux de données est de plus en plus grand\, et l’information utile
  est rare. Il devient important de réaliser les premiers traitements inte
 lligents sur ces données et de les transférer à très haut débit vers 
 les fermes de calculs. C’est le rôle des FPGA. Ils pilotent\, souvent p
 ar grappes\, les électroniques frontales et gèrent les énormes débits 
 d’acquisition de données. Ces circuits ASIC et FPGA sont donc les élé
 ments très sensibles de nos expériences\, véritables cerveaux de nos in
 struments. Ils intègrent des fonctions de plus en plus complexes. Leur r
 ôle est de transformer en temps réel des flots de données gigantesques 
 en données exploitables et intelligentes. Pour cela\, les prises de déci
 sion se font au moyen d’algorithmes\, notamment ceux qui s’apparentent
  au « machine learning ».\nMaitriser la conception de ces nouvelles chai
 nes d’acquisition est un enjeu à la fois scientifique pour tirer pleine
 ment partie des données produites par les nouveaux détecteurs\, mais ég
 alement un enjeu de compétitivité de notre recherche pour pouvoir conser
 ver un rôle prépondérant dans les grandes collaborations internationale
 s.\nPublic visé\nElectroniciens numériciens\, informaticiens systèmes e
 mbarqués en charge de systèmes d’acquisition complexes.\nPré-requis\n
 \nFormation avancée nécessitant une expérience en système numérique\n
 Avoir pratiqué un langage RTL (VHDL ou Verilog)\nConnaître un flux de d
 éveloppement FPGA (VIVADO\, QUARTUS…)\nAvoir des notions de programmati
 on (C\, C++\, python….)\n\n \nChaque apprenant doit se munir d'un ordin
 ateur pour effectuer les exercices et les travaux pratiques. Une connexion
  wifi ou ethernet est requise pour accéder aux outils.\nObjectifs de la f
 ormation\nL'objectifs de cette formation est de diffuser l’utilisation d
 ’outils communs et avancés de développement de systèmes numériques e
 n y associant les règles de bonnes pratiques et standards liées à la co
 nception des instruments complexes.\nLa formation propose des travaux prat
 iques sur un ensemble d’outils. Les apprenants auront à réaliser des d
 esigns numériques pour FPGA ou dans une moindre mesure ASICs. Ils auront 
 le savoir faire pour utiliser les outils et suivre les standards de concep
 tion.\nA partir d’un projet fil conducteur basé sur un algorithme de fi
 ltrage intelligent complétement firmware (RTL)\, l’ANF dressera les asp
 ects modélisation numérique\, développement\, simulation et implémenta
 tion firmware\, gestion et versionnage des développements\, communication
  réseaux basé sur client/serveur et règles normatives de réalisations 
 matérielles.\nA l’issue de la formation les stagiaires seront capables 
 de :• Concevoir et d’implémenter un algorithme d’I.A. dans un FPGA\
 ,• Modéliser et simuler un système instrumental complet\,• Utiliser 
 des outils avancés de gestion des codes et de simulations numériques\,
 • Appréhender les communications réseaux embarquées\,• Savoir utili
 ser les nouveaux paradigmes de systèmes DAQ dont le filtrage numérique i
 ntelligent. \nProgramme général\nLes grands axes du programme de la for
 mation sont :\nDes présentations technologiques :• Le principe des prot
 ocoles réseaux• L’open source RISCV• Les règles IPC pour la concep
 tion\nDes travaux pratiques envisagés :• Mise en œuvre de Cadence Xcel
 ium• Implémentation d’un réseau de neurones profond sur Xilinx Zynq
  • Utilisation de Git pour la gestion des codes• Implémentation sur 
 la plateforme Protium d’un design• Modélisation et simulation systèm
 e en python• Interface de communication avec le design grâce aux techno
 logies client/serveur \nNombre de stagiaires\n35 personnes.\nPrise en cha
 rge\nL'hébergement et les repas du dimanche 24 au soir au vendredi 29 Nov
 embre 2024 à midi sont réservés et financés par la formation permanent
 e de l'IN2P3. \nLes frais de déplacements et les autres repas sont pris 
 en charge par la délégation régionale CNRS.\nLa convocation reçue perm
 ettra au participant de se rapprocher de sa délégation pour l'organisati
 on de sa mission.\nPersonnels non CNRS (CEA\, INSERM...) : des frais de pa
 rticipation peuvent être demandés. Nous contacter.\nContacts\nResponsabl
 e : \nDaniel CHARLET\ndaniel.charlet@ijclab.in2p3.fr\n \nÉquipe Formati
 on IN2P3 : \nformation@in2p3.fr - Tél. : 01 44 96 41 92\nHélène MARIE-
 CATHERINE conseillère formation\nSouad ZAINE assistante formation\nChrist
 ine GASQ Chargée de Mission Formation \n \nPour toute question\, merci 
 de contacter formation@in2p3.fr avec "DAQintelligent 2024" en objet.\n \n
 \nhttps://indico.in2p3.fr/event/32940/
LOCATION:ROSCOFF STATION BIOLOGIQUE
URL:https://indico.in2p3.fr/event/32940/
END:VEVENT
END:VCALENDAR
