

CR réunion ZOOM TIIX du 14/09//2023

Présents :

IPHC: RS, HP, FM, MK,

IP2I: BN, LC, XC, RB, DC

Actions du 22/07/2023 :

1. **HP vérifie si TJ propose des IP full custom pour la mémoire RAM qui peuvent être utilisés. → V**
 - a. HP informe qu'on ne peut pas exiger un facteur de forme préétabli pour un IP. On a donc pas la possibilité d'avoir un IP de la mémoire SRAM chez TJ.
 - b. LC propose d'utiliser des latches disponibles dans nos bibliothèques en les modifiant pour les rendre multi-bit. La surface disponible dans le pixel risque d'être insuffisante pour faire rentrer le nombre de bits d'adresse que on a prévu initialement. Dans Monopix les 4 pixels ont une adresse codée sur 2 bits LSB pour distinguer chacun des pixels.
 - c. LC vérifie le nombre de bits nécessaires pour l'adressage et s'il y a suffisamment de place pour une architecture basée sur des latches.
2. **RS se renseigne sur la possibilité de pouvoir récupérer le bloc de la RAM et celui qui génère les signaux LE et TE depuis Monopix → V**
 - a. RS informe qu'il y a une discussion en cours entre Jérôme et la collaboration Monopix pour avoir une liste des IP qui peuvent être disponibles et utilisés dans le projet.
 - b. On envisage pas de développer une nouvelle mémoire, dans Monopix il y a une SRAM en courant avec un ampli en bas de colonne. C'est une SRAM classique, il faudra juste changer le mode de lecture, de courant vers tension.
 - c. Dans TIIX les signaux de LE et TE sont générés avec un retard fixe qui est réglable. Dans Monopix le bloque est fait full-custom sans retard réglable (retard fait avec des portes logiques) et alimenté par alim numérique.
 - d. Le comparateur est alimenté avec VDD analogique dans TIIX et avec VDD numérique dans Monopix.
 - e. Dans Obelix il y a un retard réglable de compensation pour la distribution du BCID (fait par groupe de 32 pixels par colonne).
3. **FM continue à regarder la possibilité d'avoir un serveur SOS au CCIN2P3 → X**
 - a. en cours
4. **FM met en contact XC avec Xhao pour partager le code du Priority Encoder en 65nm → X**
 - a. FM propose de faire une visio avec Xhao pour échanger sur l'architecture du PE et pour décider si avancer dans l'implémentation d'une architecture à-la-Monopix ou PE.
 - b. Il faut toute fois trancher rapidement entre les deux modes pour TIIX.
5. **FM propose des dates à LC et BN pour un meeting zoom et leur expliquer les scripts d'installation et utilisation du flowtool → V**
 - a. fait le 13/08 avec FM, KH, LC, BN.
 - b. KH a envoyé à LC et BN les fichiers de mmmc et setup.yaml le 14/09.
6. **RB confirme l'engagement de eDAQ pour les cartes. → X**

ACTION ITEMS:

1. LC vérifie si on a suffisamment de place dans le pixel pour adresser les pixels si on utilise des mémoires basés sur des latches et non sur des SRAMs.
2. FM continue à regarder la possibilité d'avoir un serveur SOS au CCIN2P3.
3. FM met en contact XC avec Xhao pour partager le code du Priority Encoder en 65nm.
4. Fixer une date avec FM et Xchao pour échanger sur l'architecture du PE et décider si avancer dans l'implémentation d'une architecture à-la-Monopix ou PE.
5. RB confirme l'engagement de eDAQ pour les cartes. (définir au moins 6 mois en avance un slot à proposer au service eDAQ IP2I).

Prochaine réunion le vendredi 29/09.