

Intégration continue et vérification de code VHDL en Python.

Cayetano Santos - L2it / In2p3

13e Journées Informatiques IN2P3/IRFU

15-17 nov. 2021

Problématiques liés à la conception numérique

Méthode de conception alternative

Projets d'exemple

Conclusions

Problématiques liés à la conception numérique

C'est quoi un FPGA ?

Matrice logique pré câblé.



Sur mesure On décrit un comportement logique adapté aux besoins

Re-programmable Modifiable à souhait

Performant Pipelining et parallélisme avec des cycles de quelques ns.

Bas niveau Connexion d'éléments logiques (registres, LUTs, DSP, etc.)

Parallélisme Véritable matrice avec des centaines de pins en I/O

Exemple $\text{Out (10 bits)} \leq [[*A* (16b) + B (6b)] \text{ xor } C (4b)] \times D (10b)$

C'est quoi un FPGA ?

Matrice logique pré câblé.



Sur mesure On décrit un comportement logique adapté aux besoins

Re-programmable Modifiable à souhait

Performant Pipelining et parallélisme avec des cycles de quelques ns.

Bas niveau Connexion d'éléments logiques (registres, LUTS, DSP, etc.)

Parallélisme Véritable matrice avec des centaines de pins en I/O

Exemple $Out (10\text{ bits}) \leq [[*A* (16b) + B (6b)] \text{ xor } C (4b)] \times D (10b)$

C'est quoi un FPGA ?

Matrice logique pré câblé.



Sur mesure On décrit un comportement logique adapté aux besoins
Re-programmable Modifiable à souhait

Performant Pipelining et parallélisme avec des cycles de quelques ns.

Bas niveau Connexion d'éléments logiques (registres, LUTS, DSP, etc.)

Parallélisme Véritable matrice avec des centaines de pins en I/O

Exemple $Out (10\text{ bits}) \leq [[*A* (16b) + B (6b)] \text{ xor } C (4b)] \times D (10b)$

C'est quoi un FPGA ?

Matrice logique pré câblé.



Sur mesure On décrit un comportement logique adapté aux besoins
Re-programmable Modifiable à souhait

Performant Pipelining et parallélisme avec des cycles de quelques ns.

Bas niveau Connexion d'éléments logiques (registres, LUTs, DSP, etc.)

Parallélisme Véritable matrice avec des centaines de pins en I/O

Exemple $Out (10 \text{ bits}) \leq [[*A* (16b) + B (6b)] \text{ xor } C (4b)] \times D (10b)$

C'est quoi un FPGA ?

Matrice logique pré câblé.



Sur mesure On décrit un comportement logique adapté aux besoins

Re-programmable Modifiable à souhait

Performant Pipelining et parallélisme avec des cycles de quelques ns.

Bas niveau Connexion d'éléments logiques (registres, LUTS, DSP, etc.)

Parallélisme Véritable matrice avec des centaines de pins en I/O

Exemple $Out (10 \text{ bits}) \leftarrow [(*A* (16b) + B (6b))] \text{ xor } C (4b)] \times D (10b)$

C'est quoi un FPGA ?

Matrice logique pré câblé.



Sur mesure On décrit un comportement logique adapté aux besoins

Re-programmable Modifiable à souhait

Performant Pipelining et parallélisme avec des cycles de quelques ns.

Bas niveau Connexion d'éléments logiques (registres, LUTS, DSP, etc.)

Parallélisme Véritable matrice avec des centaines de pins en I/O

Example $\text{Out (10 bits)} \leq [[*A* (16b) + B (6b)] \text{ xor } C (4b)] \times D (10b)$

VHDL : codage matériel et implémentation sur cible



VHDL : langage matériel (pas de main !)

```
6  -- pragma translate_off
7  library osvvm;
8  use osvvm.AlertLogPkg.all;
9  -- pragma translate_on
10
11 entity mux_fifo is
12 generic (
13   g_enabled_channels : std_logic_vector := X"FF";
14   -- pragma translate_off
15   mux_fifo_id       : alertLogIDtype := GetAlertLogID("mux-fifo");
16   -- pragma translate_on
17   g_extnd           : natural range 0 to 1
18 );
19 port (
20   rst      : in  std_logic;
21   clk      : in  std_logic;
22   -- fifo if
23   fifo_rd_if : inout t_fifo_rd_if_array;
24   -- out if
25   dataout    : out std_logic_vector;
26   wr_en      : out std_logic;
27   full       : in  std_logic
28 );
29 begin
30
31   -- pragma translate_off
32   process(clk) is
33   begin
34     if (clk'event and clk = '1') then
35       if (wr_en) then
36         Log(mux_fifo_id, "writing data " &
37           to_string(to_integer(unsigned(dataout(dataout'left downto 0)))) &
38           "-" &
39           to_hstring(dataout(7 downto 0)), DEBUG);
40       end if;
41     end process;
42   -- pragma translate_on
43 end entity mux_fifo;
44
45 architecture simple of mux_fifo is
46
47   type t_state is (s_wait, s_capture, s_write);
48
49   signal fifo_rd_if_rd : std_logic_vector(fifo_rd_if'range) := (others => '0');
50   signal fifo_rd_if_empty : std_logic_vector(fifo_rd_if'range) := (others => '0');
51   signal state : t_state;
52
53 begin
```

Conversion du code en binaire (bitstream)

Synthèse logique RTL

Mapage, placement de logique et routage



Cadencé par événements (horloge hardware)

Concurrent / séquentiel

Fortement hiérarchisé en blocs

Adapté descriptions bas niveau

Temps total excédant des dizaines d'heures

Téléchargement sur cible et exécution

Cycle de développement très lent... **L2IT**



VHDL : langage matériel (pas de main !)

```
6  -- pragma translate_off
7  library osvvm;
8  use osvvm.AlertLogPkg.all;
9  -- pragma translate_on
10
11 entity mux_fifo is
12 generic (
13   g_enabled_channels : std_logic_vector := X"FF";
14   -- pragma translate_off
15   mux_fifo_id       : alertlogidtype := GetAlertLogID("mux-fifo");
16   -- pragma translate_on
17   g_extnd           : natural range 0 to 1
18 );
19 port (
20   rst      : in  std_logic;
21   clk      : in  std_logic;
22   -- fifo if
23   fifo_rd_if : inout t_fifo_rd_if_array;
24   -- out if
25   dataout    : out std_logic_vector;
26   wr_en      : out std_logic;
27   full       : in  std_logic
28 );
29 begin
30
31   -- pragma translate_off
32   process(clk) is
33   begin
34     if (clk'event and clk = '1') then
35       if (wr_en) then
36         Log[mux_fifo_id, "writing data " &
37           to_string(to_integer(unsigned(dataout(dataout'left downto 0)))) &
38           " - &
39           to_hstring(dataout(7 downto 0)), DEBUG);
40       end if;
41     end if;
42   end process;
43   -- pragma translate_on
44
45 end entity mux_fifo;
46
47 architecture simple of mux_fifo is
48
49   type t_state is (s_wait, s_capture, s_write);
50
51   signal fifo_rd_if_rd : std_logic_vector(fifo_rd_if'range) := (others => '0');
52   signal fifo_rd_if_empty : std_logic_vector(fifo_rd_if'range) := (others => '0');
53   signal state : t_state;
54
55   begin
```

Conversion du code en binaire (bitstream)

Synthèse logique RTL

Mapage, placement de logique et routage



Cadencé par événements (horloge hardware)

Concurrent / séquentiel


Fortement hiérarchisé en blocs

Adapté descriptions bas niveau

Temps total excédant des dizaines d'heures


Téléchargement sur cible et exécution

Cycle de développement très lent. . . **L2IT**




Chronogramme d'événements logiques

- VHDL - langage de bas niveau, peu flexible, peu adapté aux tests sophistiqués
- Peu adapté au codage algorithmique complexe actuel
- Peu de possibilités de vérification software simultanée, peu de tests unitaires
- Pas représentatif de la réalité, temps de simulation trop courts
- Peu de possibilités d'automatisation possible, souvent on stocke le trames sur disque
- Faible vérification fonctionnelle, couverture de code ...
- Vérification (visuelle!) à partir d'un chronogramme ... erreurs non détectés.




Chronogramme d'événements logiques

- VHDL - langage de bas niveau, peu flexible, peu adapté aux tests sophistiqués
- Peu adapté au codage algorithmique complexe actuel
- Peu de possibilités de vérification software simultanée, peu de tests unitaires
- Pas représentatif de la réalité, temps de simulation trop courts
- Peu de possibilités d'automatisation possible, souvent on stocke le trames sur disque
- Faible vérification fonctionnelle, couverture de code ...
- Vérification (visuelle!) à partir d'un chronogramme ... erreurs non détectés.




Chronogramme d'événements logiques

- VHDL - langage de bas niveau, peu flexible, peu adapté aux tests sophistiqués
- Peu adapté au codage algorithmique complexe actuel
- Peu de possibilités de vérification software simultanée, peu de tests unitaires
- Pas représentatif de la réalité, temps de simulation trop courts
- Peu de possibilités d'automatisation possible, souvent on stocke le trames sur disque
- Faible vérification fonctionnelle, couverture de code ...
- Vérification (visuelle!) à partir d'un chronogramme ... erreurs non détectés.



Chronogramme d'événements logiques

- VHDL - langage de bas niveau, peu flexible, peu adapté aux tests sophistiqués
- Peu adapté au codage algorithmique complexe actuel
- Peu de possibilités de vérification software simultanée, peu de tests unitaires
- Pas représentatif de la réalité, temps de simulation trop courts
- Peu de possibilités d'automatisation possible, souvent on stocke le trames sur disque
- Faible vérification fonctionnelle, couverture de code ...
- Vérification (visuelle!) à partir d'un chronogramme ... erreurs non détectés.



Chronogramme d'événements logiques

- VHDL - langage de bas niveau, peu flexible, peu adapté aux tests sophistiqués
- Peu adapté au codage algorithmique complexe actuel
- Peu de possibilités de vérification software simultanée, peu de tests unitaires
- Pas représentatif de la réalité, temps de simulation trop courts
- Peu de possibilités d'automatisation possible, souvent on stocke le trames sur disque
- Faible vérification fonctionnelle, couverture de code ...
- Vérification (visuelle!) à partir d'un chronogramme ... erreurs non détectés.

Méthode de conception alternative






Méthodes de conception "software"

- Méthodes logicielles prouvés
- On adapte des méthodologies similaires
- Forge gitlab

Intégration de la notion de qualité logicielle

- Documentation intégrée
- Communication (pages, code, etc.)
- Suivi de versions, ré-utilisation de code

Outils ouverts et en licence libre
Notions de CLI, KISS, scripts, makefiles, etc.



Gestion de bibliothèques de composants

Fusesoc

Outils de vérification haut niveau

Osvvm, UVVM, VUnit, etc.


Outils de simulation

GHDL, Cocotb, GtkWave, etc.

Génération de documentation

Doxygen, etc.

Open Source VHDL Verification Methodology




OSVVM

- Bibliothèque de vérification de composants VHDL
- Simplifie des tâches complexes
- Couverture fonctionnelle, tests random, structures de données avancés. . .
- Tests aléatoires intelligents, contraintes, etc.
- Messages, logs, scoreboards, etc.

GHDL : gcc/llvm VHDL toolkit

- Logiciel libre d'analyse, compilation et simulation
- Libre, mur et très rapide
- Technologies gcc et llvm comme backend
- Multi plateforme
- Analyse de couverture de code
- En développement actif, très bon support
- Fonctionnalités avancées (std 2008, etc.)
- Interface cli : possibilité de créer des scripts
- Très bon support pour Osvvm, Uvvm, VUnit, etc.

Open Source VHDL Verification Methodology




OSVVM

- Bibliothèque de vérification de composants VHDL
- Simplifie des tâches complexes
- Couverture fonctionnelle, tests random, structures de données avancés. . .
- Tests aléatoires intelligents, contraintes, etc.
- Messages, logs, scoreboards, etc.

GHDL : gcc/llvm VHDL toolkit

- Logiciel libre d'analyse, compilation et simulation
- Libre, mur et très rapide
- Technologies gcc et llvm comme backend
- Multi plateforme
- Analyse de couverture de code
- En développement actif, très bon support
- Fonctionnalités avancées (std 2008, etc.)
- Interface cli : possibilité de créer des scripts
- Très bon support pour Osvvm, Uvvm, VUnit, etc.

Bibliothèque Cocotb



- Python - haut niveau, simple et puissant
- Ecosystème complet pour banc tests
- Pilotage distant du moteur GHDL
- Conception matérielle, proche du hw
- Sw simulé au même temps que le hw
- Interface bidirectionnelle vers une DUT en VHDL
- Notion de temps, d'événements, d'horloge, de latence, introspection de signaux, etc.

Co-simulation RTI-sw/hw

Cocotb: a Python-based digital logic verification framework

Ben Rosser


University of Pennsylvania

December 10, 2019



- Développement algorithmique simplifié
- Vérification de résultats simplifié
- Chronogrammes pour développement du banc de test seulement
- Tests plus significatifs, en profondeur et pendant plus longtemps
- Possibilité de réjoindre des environnements de test logiciels (tests unitaires)
- Plus besoin de vérification visuelle
- Capacités avancées de tests, assertions

Bibliothèque Cocotb



- Python - haut niveau, simple et puissant
- Ecosystème complet pour banc tests
- Pilotage distant du moteur GHDL
- Conception matérielle, proche du hw
- Sw simulé au même temps que le hw
- Interface bidirectionnelle vers une DUT en VHDL
- Notion de temps, d'événements, d'horloge, de latence, introspection de signaux, etc.

Co-simulation RTI-sw/hw


Cocotb: a Python-based digital logic verification framework

Ben Rosser
University of Pennsylvania
December 10, 2019

The slide features a blue header with the text 'Cocotb: a Python-based digital logic verification framework'. Below this, the name 'Ben Rosser' and affiliation 'University of Pennsylvania' are listed, along with the date 'December 10, 2019'. At the bottom, there are logos for 'Penn University of Pennsylvania' and 'ATLAS EXPERIMENT'.


- Développement algorithmique simplifié
- Vérification de résultats simplifié
- Chronogrammes pour développement du banc de test seulement
- Tests plus significatifs, en profondeur et pendant plus longtemps
- Possibilité de réjoindre des environnements de test logiciels (tests unitaires)
- Plus besoin de vérification visuelle
- Capacités avancés de tests, assertions

Gitlab / Gitlab-CI



- Suivi de version du code avec git
- Possibilité de collaborer, participer dans des gros projects, etc.
- Modularité avec sous-modules (composants matériels)
- Gestion simplifiée de bibliothèques de composants distantes (fusesoc)
- Suivi des dépendances et des versions (tags, releases)
- Copie de sécurité !
- Automatisation des tests avec la CI Gitlab
- (Presque) déterminisme : tests exécutés dans des conteneurs docker
- Plus besoin de bloquer la CPU de son poste de travail
- Documentation intégrée au projet avec doxygen + déploiement sur Gitlab pages
- Génération automatisée du bitstream
- Serveur maison sur ssh dédié
- Sorties : logs, binaires, histograms, ... tout

Gitlab / Gitlab-CI



- Suivi de version du code avec git
- Possibilité de collaborer, participer dans des gros projects, etc.
- Modularité avec sous-modules (composants matériels)
- Gestion simplifiée de bibliothèques de composants distantes (fusesoc)
- Suivi des dépendances et des versions (tags, releases)
- Copie de sécurité !
- Automatisation des tests avec la CI Gitlab
- (Presque) déterminisme : tests exécutés dans des conteneurs docker
- Plus besoin de bloquer la CPU de son poste de travail
- Documentation intégrée au projet avec doxygen + déploiement sur Gitlab pages
- Génération automatisée du bitstream
- Serveur maison sur ssh dédié
- Sorties : logs, binaires, histogrammes, ... tout

Projets d'exemple

https://jcorrecher.gitlab.io/vedic_multiplier/doc/html/index.html

Vedic Multiplier

Main Page | Related Pages | Design Unit List | Files | Search

Vedic Multiplier Documentation

Resume

This project contains a synthesizable design for a vedic multiplier based on VHDL code language. Vedic mathematics are based on Vedic Sutras, developed by Sri Bharti Krishna Tirathaji, can be applied to any branch of mathematics. Its methods reduce complex calculations into simpler ones. The use of these methods produce a lower consume and a lower area occupancy of digital resources.

Digital design


The core multiplies two input data with the same width, which must be a power of two value. The result output width will be the sum of input widths. The internal processing deals with unsigned data, so input data must be detected and modified before and after data processing.

Documentation structure

The design documentation is structured as:

1. `vedic_multiplier` doxygen self-contained documentation.
2. `simulation_scenarios`.

Generated by [doxygen](#) 1.9.1




La documentation doit évoluer avec le code.

- Structuré, git-submodules
- Hierarchie de dossiers
- GHDL+Cocotb+Osvvm
- Simulation fonctionnelle
- Couverture de code

- Parfaitement documenté
- Readme.org par dossier
- References
- Code commenté
- ci -> doxygen -> gitlab pages

Conclusions


Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible



hpc.guix.info/events/2021/atelier-reproductibilite-envIRONNEMENTS

- Environnement connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédictibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du project, tracés avec git
- Quelques points de recherche ...


Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible



hpc.guix.info/events/2021/atelier-reproductibilite-envIRONNEMENTS

- Environment connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédécibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du project, tracés avec git
- Quelques points de recherche ...


Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible



hpc.guix.info/events/2021/atelier-reproductibilite-envIRONNEMENTS

- Environment connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédécibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du project, tracés avec git
- Quelques points de recherche ...


Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible



hpc.guix.info/events/2021/atelier-reproductibilite-envIRONNEMENTS

- Environment connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédécibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du project, tracés avec git
- Quelques points de recherche ...


Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible



hpc.guix.info/events/2021/atelier-reproductibilite-environnements

- Environment connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédécibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du project, tracés avec git
- Quelques points de recherche ...

Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible




hpc.guix.info/events/2021/atelier-reproductibilite-envIRONNEMENTS

- Environnement connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédécibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du project, tracés avec git
- Quelques points de recherche ...

Comment coupler Guix avec CI Gitlab ?

Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible




hpc.guix.info/events/2021/atelier-reproductibilite-envIRONNEMENTS

- Environnement connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédécibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du projet, tracés avec git
- Quelques points de recherche ...

Méthodes HPC/GPU pour accélérer la simulation ?

Prochaine étape : faire appel à des outils modernes fournissant un contexte reproductible



hpc.guix.info/events/2021/atelier-reproductibilite-envIRONNEMENTS

- Environnement connu et maîtrisé où faire tourner des tests
- Env. indépendant d'où et de quand : résultats prédécibles, toujours identiques
- Contexte contenu et figé dans des fichiers en texte plat (fichiers manifest)
- Manifest faisant partie du project, tracés avec git
- Quelques points de recherche ...

Génération automatisée du bitstream dans serveur ssh ?

- Pourquoi ne pas profiter des méthodologies existantes ?
- Des technologies libres et puissantes existent. Autant en profiter.
- La simulation et la vérification matérielles ont beaucoup à y gagner
- VHDL / Verilog limités en capacité de co-simulation
- La vérification de code est très complexe : on doit automatiser autant que possible

- Pourquoi ne pas profiter des méthodologies existantes ?
- Des technologies libres et puissantes existent. Autant en profiter.
- La simulation et la vérification matérielles ont beaucoup à y gagner
- VHDL / Verilog limités en capacité de co-simulation
- La vérification de code est très complexe : on doit automatiser autant que possible

- Pourquoi ne pas profiter des méthodologies existantes ?
- Des technologies libres et puissantes existent. Autant en profiter.
- La simulation et la vérification matérielles ont beaucoup à y gagner
- VHDL / Verilog limités en capacité de co-simulation
- La vérification de code est très complexe : on doit automatiser autant que possible

- Pourquoi ne pas profiter des méthodologies existantes ?
- Des technologies libres et puissantes existent. Autant en profiter.
- La simulation et la vérification matérielles ont beaucoup à y gagner
- VHDL / Verilog limités en capacité de co-simulation
- La vérification de code est très complexe : on doit automatiser autant que possible

- Pourquoi ne pas profiter des méthodologies existantes ?
- Des technologies libres et puissantes existent. Autant en profiter.
- La simulation et la vérification matérielles ont beaucoup à y gagner
- VHDL / Verilog limités en capacité de co-simulation
- La vérification de code est très complexe : on doit automatiser autant que possible

- Pourquoi ne pas profiter des méthodologies existantes ?
- Des technologies libres et puissantes existent. Autant en profiter.
- La simulation et la vérification matérielles ont beaucoup à y gagner
- VHDL / Verilog limités en capacité de co-simulation
- La vérification de code est très complexe : on doit automatiser autant que possible

Questions ?