

Réunion réseau DAQ de l'IN2P3



J.-P. Cachemiche
CPPM

Sommaire

- **Actions récentes et perspectives**
- **Dates**
- **Agenda**



Le réseau DAQ

Activités

- Fédérer les compétences et expertises techniques autour de l'acquisition de données
- Favoriser la mutualisation de matériels, firmwares, softwares, documentations
- Favoriser l'interopérabilité des développements
- Encourager la création de projets de R&D transverses
- Organiser tout événement liées aux problématiques du domaine (formations, écoles, journées thématiques)

Historique

- ♦ Premiers travaux réalisés autour du standard xTCA
 - Meilleur candidat pour remplacer le VME et autres standards vieillissants
 - Complexe et foisonnant : travail de simplification -> interopérabilité
 - Définition d'un système de monitoring commun (IPMI) (hardware + firmware + logiciel)
 - Définition d'un système de slow control commun (matériel + logiciel)
 - Définition d'un système de distribution temporelle commun (matériel)
 - Définition d'un mécanisme de centralisation des données commun (hardware + firmware + logiciel)
- ♦ Concrétisation sous forme d'un démonstrateur
 - Projet de R&D transverse DAQGEN

Le réseau DAQ

Les activités 2018/2019,

- ♦ ANF « Techniques d'acquisition émergentes » en Novembre 2018
 - Thèmes abordés :
 - Transmissions radio dans les FE
 - Transmissions photoniques
 - Deep learning et réseaux neuronaux
 - Calcul massivement parallèle
 - Langages de haut niveau
 - Couplages FPGA/CPU
- ♦ Le projet DAQGEN

A quoi sert le budget

- ♦ Achat d'IP pour FPGA (~8.5 k€)
- ♦ Souscription au comité PICMG (~3.5 k€)
- ♦ Déplacements et rémunération intervenants étrangers (~1.5 k€)

Liste des IPs achetés par le réseau

Licences outils de développement achetées par l'IN2P3

- Quartus
- ModelSIM
- DSP Builder
- OpenCL
 - ➔ Claude Colledani

IPs orientés communication achetés par le réseau DAQ

- 10 GbE MAC
- 10 GbE Base R
- XAUI 10G Base X
- JESD204B
- USB Blaster II
 - ➔ Daniel Charlet

Documentations xTCA

ATCA

- ▶ System Fabric Plane Internal TDM
- ▶ System Fabric Plane
- ▶ Physics Design Guide for Clocks, Gates, and Triggers
- ▶ Intelligent Rear Transition Module
- ▶ AdvancedTCA Rear Transition Module
- ▶ AdvancedTCA® Extensions
- ▶ Serial RapidIO for AdvancedTCA
- ▶ PCI Express® for AdvancedTCA
- ▶ InfiniBand for AdvancedTCA
- ▶ Starfabric/Advanced Switching for AdvancedTCA
- ▶ Ethernet/Fibre Channel for AdvancedTCA
- ▶ AdvancedTCA® Base Specification

μTCA

- ▶ MicroTCA Enhancements for Rear I/O and Precision Timing (MTCA.4)
- ▶ Hardened Conduction Cooled MicroTCA (MTCA.3)
- ▶ Hardened Air Cooled MicroTCA (MTCA.2)
- ▶ Air Cooled Rugged MicroTCA (MTCA.1)
- ▶ MicroTCA (MTCA.0)
- ▶ MicroTCA Standard Process Model Design Guide
- ▶ MicroTCA Standard Device Model Design Guide
- ▶ MicroTCA PCI Express Hot Plug Design Guide
- ▶ MicroTCA Standard Hardware API Design Guide

AMC

- ▶ AdvancedMC for Serial Rapid I/O
- ▶ AdvancedMC for Storage
- ▶ AdvancedMC for Ethernet
- ▶ AdvancedMC for PCI Express
- ▶ AdvancedMC® Mezzanine Module

COM Express

- ▶ COM Express®
- ▶ COM Express Design Guide

Hardware Platform management

- ▶ DHCP-assigned Platform Management Parameters
- ▶ LAN-attached IPM Controller
- ▶ IPM Controller Firmware Upgrade

- Forge peu pratique pour réorganiser les documents
- Remplacement par autre outil
- Besoin d'accès sécurisé (documents sous NDA)
 - ➔ Atrium ?

Dates

XTCA SIG CERN

- Le 10 mai dernier : <https://indico.cern.ch/event/791616/>

8th MicroTCA Workshop for Industry and Research

- 4 et 5 December 2019 à DESY à Hamburg : <http://mtcaws.desy.de>

Journées thématiques transverses

- 4 et 5 décembre 2019 à Orsay
- Organisée par : réseau informaticiens, réseau contrôle/commande, réseau DAQ
- Sujets abordés :
 - R&D transverses / News / Etat de l'art
 - Modèle(s) d'informations de données env. et Instru
 - Coprocessing GPU, FPGA
 - IOT
 - Labview : jusqu'où peut-on aller ? (limite de l'intégration dans une expérience)
 - Single Board Computes, Systems On-Chip

11th International School of Trigger and Data Acquisition (ISOTDAQ)

- 13 - 22 Janvier 2020 à Valence, Espagne

Agenda

08:30	→ 08:40	Introduction Orateur: Jean-Pierre Cachemiche (Aix Marseille Univ, CNRS/IN2P3, CPPM, Marseille, France)
08:40	→ 12:15	Projet DAQGEN
08:40		Présentation générale projet DAQGEN Orateur: Jean-Pierre Cachemiche (Aix Marseille Univ, CNRS/IN2P3, CPPM, Marseille, France)
09:00		Détail et status carte IDROGEN Orateur: Daniel Charlet (LAL)
09:20		Distribution temporelle basée sur White Rabbit Orateur: Daniel Charlet (LAL)
09:40		Mise en œuvre du MMC et fonctions de contrôle avancé par IPMI Orateur: Damien TOURRES (LPSC/IN2P3/CNRS)
10:00		Pause
10:30		Programmation des périphériques via IPMI Orateur: Daniel Charlet (LAL)
10:50		Ethernet 1GbEth sur FPGA, présentation de l'IPBUS Orateur: Olivier BOURRION (CNRS/IN2P3/LPSC)
11:10		Acquisition de données via 40/100 Gbits Ethernet Orateur: Eric Legay (CSNSM)
11:30		Acquisition de données via PCIe Gen3 Orateur: Monique TAURIGNA (IN2P3)
12:00	→ 14:00	Déjeuner
14:00	→ 14:40	Systèmes DAQ
14:00		Carte MCH du projet MUTANT Orateur: Gilles WITTEWER (GANIL)
14:20		Projet SMART (Small form factor connectivity and Mtca for Advanced Remote Trigger) Orateur: Gilles WITTEWER (GANIL)
14:40	→ 15:00	Soumission nouveau projet transverse
14:40		Projet THINK (Testing Hardware Independent Neural Kernels) Orateur: Jean-Pierre Cachemiche (Aix Marseille Univ, CNRS/IN2P3, CPPM, Marseille, France)
15:00	→ 16:00	Discussion Interne